介绍

    正确的去耦，旁路和电源降噪很重要应用来确保振荡器的最佳性能。 一个常见的策略是放置电容器靠近印刷电路板（PCB）上的高速设备。 这些电容器重要功能：

    ·向组件提供瞬时电流
    ·减少通过系统的噪声传播
    ·将电源噪声分流到GND

    以下部分描述去耦，旁路，噪声抑制和电源SiTime单端和差分定时装置的条件建议。

去耦

    诸如时钟振荡器之类的快速开关器件可以对电源产生显着的需求。 高速时钟速率加上快速上升时间（通常在1ns范围内）使得电源难以及时获得所需电流。 因此，器件的电源电压将下降。 为了确保设备始终可以使用足够的电量，可以安装去耦电容器作为本地存储器。
    SiTime建议在振荡器的VDD引脚和单端和差分器件的接地层之间使用0.1μF陶瓷去耦电容。 图1和图2显示了具有0603尺寸，0.1μF去耦电容C的SiTime 4引脚振荡器的样本布局图。图3显示了SiTime芯片级封装（CSP）的示例布局。所有迹线如图1所示 ，2和3需要用焊接掩模覆盖。 使用SiTime的4引脚器件，时钟的引脚1可用于支持输出使能，待机，扩展禁止，VCXO控制或自动校准等功能。 携带高边缘速率信号和噪声功率切换信号的轨迹应至少距离1 mm，并与引脚1迹线正交。 有关进一步的布局指南，请参阅第6节。

图1：板上具有去耦电容的SiTime-4引脚器件的布局示例制造允许在振荡器引脚之间进行迹线路由(1)

图2：当无缝时具有去耦电容器的SiTime器件的布局示例

图3：CSP设备的布局示例

图4：2012（QFN）设备的布局示例

旁路

    今天的高处理器速度和数据传输速率，还有在系统中相当多的噪声。 由时钟振荡器产生的近似方波形包含单位的基频以及信号的高次谐波分量。 为了限制通过系统传播的噪声量，需要旁路电容器来提供低阻抗路径以将这种瞬态能量分流到地。
    在大多数应用中，0.1μF去耦电容为所有SiTime器件提供了足够的旁路能力。 不需要额外的旁路电容。
用户可以考虑对具有高要求（高于150MHz）的差分输出的SiTime振荡器使用额外的1 nF或10 nF旁路，以抑制电源网络上较高的时钟谐波。

电源降噪

    在大多数应用中，VDD和GND之间的单个0.1μF电容将分流到GND电源可能存在的大部分噪声。 SiTime器件使用内部稳压器来减少电源噪声的影响。 然而，为了进一步最小化任何剩余电源噪声对振荡器输出抖动的影响，用户可以考虑RC或LC电源滤波策略。 SiTime建议对诸如高于6 Gbps波特率的串行接口（例如，8.5 Gbps光纤通道和串行10 Gbit以太网）的高速应用使用此类过滤。

相关链接：SiTime硅晶振产品选型