随着光纤技术不断突破数据传输速度和效率的极限，硅基串并转换器（SerDes）供应商也面临着跟上这一发展步伐的挑战。其中一个主要障碍是什么？那就是随着数据速率的提升，如何管理更严苛的抖动预算。设计更快的 SerDes 芯片时，每一代新硅基产品都需要满足日益严格的抖动预算要求，而这部分抖动预算中，有一部分要分配给驱动 SerDes 的外部参考时钟（refclk）。然而，行业内仍在依赖过时的方法来在时钟和振荡器的数据手册中规定相位抖动。

数十年来，时钟和定时抖动的量化方式，是通过一个 12 KHz 至 20 MHz 的砖墙滤波器所定义的偏移频率范围，对相位噪声进行积分计算。12 KHz 和 20 MHz 的滤波器截止频率最初是为 OC-48 系统（2.488 Gbps）制定的标准，但随着数据速率的飙升（例如 OC-192、OC-768、PCIe、以太网、InfiniBand 等），抖动滤波要求已经变得分散多样。尽管如此，12 KHz 至 20 MHz 的测量方法仍在所有应用中沿用，这限制了其预测实际系统性能的能力。

为何传统相位抖动分析存在不足？

使用传统的 12 kHz 至 20 MHz 滤波器来评估和选择参考时钟（refclk）会产生问题，原因如下：

（1）滤波器截止频率不合理 —— 不同应用需要不同的抖动滤波方案，这意味着结果可能存在显著差异。

（2）假设存在理想的 “砖墙” 滤波器 —— 现实中的滤波器滚降是渐进的，这意味着定义范围外的相位噪声仍会影响总抖动。

（3）未考虑混叠相位抖动 —— 实际系统中会出现混叠噪声，但传统方法并未将其纳入考量。

（4）对误差的敏感性更高 —— 在如今更高的数据速率和更严苛的抖动容限下，即便是微小的误差（数十飞秒）也会对系统性能产生显著影响。

因此，使用 12 kHz 至 20 MHz 的传统滤波器来选择参考时钟，可能导致误码率（BER）性能下降、组件成本增加以及不必要的系统复杂性。

一种更优的参考时钟抖动规定方法

为解决这些不足，有一种更精确的方法可用于在串并转换器（SerDes）数据手册中规定参考时钟抖动。这种方法已被 PCI Express 等标准采用，其基于：

（1）特定应用滤波 —— 使用与实际串并转换器接收器（CDR）和发射器（PLL）带宽相匹配的一阶高通和低通滤波器。

（2）计入混叠相位噪声 —— 在应用系统滤波器之前，将相位噪声镜像到第一个奈奎斯特区间。

（3）电源感应抖动（PSIJ）敏感性 —— 提供传递函数以量化电源纹波对参考时钟抖动的影响。

标准化的数据手册模板应规定：

（1）使用符合实际的滤波器进行相位抖动测量。

（2）在相关频率范围内（如开关模式电源纹波频率）的电源感应抖动敏感性。

表 1. 串并转换器（SerDes）数据手册中规定参考时钟（refclk）抖动的推荐模板

通过采用这一模板，串并转换器供应商能够更好地描述其产品特性，并为客户提供必要的细节信息，帮助他们选择可优化系统性能的定时器件 —— 尤其是在光模块这类空间受限且噪声较大的环境中。

现实影响：一个案例研究

图 1 展示了传统参考时钟抖动分析如何得出具有误导性的结论。采用过时的 12 kHz 至 20 MHz 测量方法时，器件 A 和器件 B 的传统相位抖动值相近（例如均方根值 70 飞秒与 50 飞秒）。然而，当使用推荐的方法进行分析 —— 扩展相位噪声测量范围、应用符合实际的系统滤波器并考虑混叠效应后，结果发生了显著变化。

例如，以太网标准规定了 4 MHz 的最佳时钟数据恢复（CDR）带宽，而串并转换器（SerDes）的发射端锁相环（Tx PLL）带宽则各不相同。在 20 MHz 的最坏发射端锁相环带宽情况下，采用新方法分析时，器件 A 的性能与器件 B 相当甚至更优，尽管其在传统 12 kHz 至 20 MHz 范围内的抖动指标更差。这表明，现代分析方法有助于更好地选择产品件并优化误码率（BER）性能。

图 1. 传统参考时钟抖动分析估计，在光模块的输出端，产品 A 和产品 B 分别产生 70 飞秒和 50 飞秒的均方根抖动。该结果基于 12 kHz 的接收器时钟数据恢复（CDR）、20 MHz 的发射器锁相环（Tx PLL），且未考虑混叠效应。

此外，图 2 根据表 1 注释 1 中针对 10 Gbps 以上以太网应用的分析方法，计算了产品 A 和产品 B 的相位抖动。

图 2. 一种更精确的抖动分析推翻了图 1 的结论，结果显示在光模块的输出端，产品 A 和产品 B 分别产生 54 飞秒和 105 飞秒的均方根相位抖动。图表中展示了针对 4 MHz 接收器时钟数据恢复（CDR）、20 MHz 发射器锁相环（Tx PLL）且考虑混叠效应的系统滤波器及滤波后数据。

在此分析中，最后一个测得的相位噪声数据点被平展延伸至偏移频率为 2×156.25 MHz 处，并通过一个系统滤波器进行滤波，该滤波器会跨奈奎斯特区间反射至相同的偏移频率（注：这等同于如表格 1 注释 1 所述，在滤波前将延伸后的相位噪声曲线混叠至第一个奈奎斯特区间）。

图 1 中的内嵌表格列出了在多种时钟数据恢复（CDR）和发射器锁相环（Tx PLL）带宽下计算得出的相位抖动值。10 Gbps 及以上的以太网标准规定时钟数据恢复带宽为 4 MHz，而发射器锁相环带宽则取决于串并转换器（SerDes）的硅基芯片。最坏情况分析采用 20 MHz 的发射器锁相环带宽。不过，不同标准对时钟数据恢复带宽的要求各不相同。尽管如此，图 2 显示，在所有情况下，采用表格 1 注释 1 中推荐的分析方法时，器件 A 的性能与器件 B 相当甚至更优。请注意，新分析结果与传统分析结果存在显著差异。

一种更优的参考时钟抖动规定与分析方法

传统的参考时钟抖动分析方法已过时，不再适用于高速串并转换器应用，尤其是在光模块中。一种已被行业标准采用的全新、更精确的方法，为参考时钟抖动的规定与分析提供了更优方案。通过采用这种改进方法，供应商和系统设计人员能够确保系统达到最佳性能、最大限度降低误码率，并避免不必要的系统成本。