SiT92211 评估板硬件用户手册

1 、简介 

SiT92211 评估板设计用于评估 2.1 GHz、10 差分输出和 1 LVCMOS 低抖动扇出缓冲器 SiT92211。

图 1. SiT92211 EVK 电路板

2 、特性

1)        50 fs RMS 的添加抖动性能。

2)        3:1 输入时钟选择。

3)        两个通用时钟输入，工作频率高达 2.1 GHz，可接受 LVPECL、LVDS、LVCMOS、CML、HCSL、SSTL 或单端时钟。

4)        一个晶体输入，可支持 8 MHz 至 50 MHz 频率范围内的晶体，也可接受单端输入时钟。

5)        两个输出驱动器组 A 和 B，可独立编程为 LVPECL、LVDS、HCSL 或 HIZ 模式。

6)        时钟输出之间的典型输出偏移为 30 ps。

7)        差分输出驱动器采用电平转换，核心电源电压为 3.3 V/2.5 V/1.8 V，输出电源电压为 3.3 V/2.5 V/1.8 V。

8)        SiT92211 缓冲器由引脚控制。

9)        LVPECL/LVDS 模式具有高 PSRR -70/-73 dBc。

3 、功能说明

SiT92211 是一款 10 输出差分时钟扇出缓冲器，具有低附加抖动，工作频率高达 2.1 GHz。它具有一个 3:1 输入多路复用器（可选晶体振荡器输入）、两组 5 个差分输出（带多模式缓冲器（LVPECL、LVDS、HCSL 或 Hi-Z））、一个 LVCMOS 输出和 3 个独立的输出缓冲器电源。输入选择和输出缓冲模式通过引脚绑扎控制。该器件采用 48 引脚 WQFN 封装。

图 2. 功能框图 

3.1. VCC 和 VCCO 电源 

SiT92211 具有独立的 3.3/2.5/1.8 V 内核 (VCC) 和 3 个独立的 3.3/2.5/1.8 V 输出电源（VCCOA、VCCOB 和 VCCOC）。以 2.5/1.8 V 电压工作的输出电源可降低功耗，并与 2.5/1.8 V 接收器兼容。LVPECL (VOH, VOL) 和 LVCMOS (VOH) 的输出电平参照各自的 VCCO 电源，而 LVDS 和 HCSL 的输出电平在指定的 VCCO 范围内相对恒定。

3.2. 时钟输入

输入时钟可从 CLKin0/CLKin0*、CLKin1/CLKin1* 或 OSCin 中选择。时钟输入选择由 CLKin_SEL[1:0] 输入控制，如表 1 所示。

选择 CLKin0 或 CLKin1 时，振荡器断电。用户可以浮动 OSCin 和 OSCout 引脚，因为这些引脚内部是下拉的。OSCin 用 56 KΩ 电阻下拉。

表 1. 输入时钟选择

3.3. 时钟状态（输入状态与输出状态） 

表 2. 输入与输出阶段

3.4. 输出驱动器类型 

可分别使用 CLKoutA_TYPE[1:0] 和 CLKoutB_TYPE[1:0] 输入配置 A 组和 B 组输出的差分输出缓冲器类型，如表 3 所示。对于不需要所有差分输出的应用，任何未使用的输出引脚都应保持浮动，并尽量缩短铜长度，以最大限度地减少电容和潜在耦合，并降低功耗。如果不使用整个输出组，建议禁用（Hi-Z）该组以降低功耗。

表 3. 输出驱动器类型编程

3.5. 基准输出 

HIZ 参考输出 (REFout) 提供所选输入时钟的 LVCMOS 副本。LVCMOS 输出高电平以 VCCOC 电压为基准。如表 4 所示，可使用启用输入引脚 REFout_EN 启用或禁用 REFout。参考输出时钟与所选时钟内部同步。这就避免了在启用或禁用基准时钟时出现任何毛刺或运行脉冲。

当 REFout_EN 从低电平变为高电平时，输出时钟会在延时 td 内启用，其中 td 由下式给出。