SiT6520EB 评估板用户手册

SiT6520EB 评估板 (EVB) 设计用于帮助用户评估可编程 Chorus™ 时钟发生器： SiT9121x 和 SiT9128x。

 1 、简介

SiT6520EB 评估板 (EVB) 设计用于协助用户评估可编程 Chorus™ 时钟发生器： SiT9121x 和 SiT9128x。

2 、SiT6520EB 特性

由 USB 端口或外部电源供电

用于 VDDO、VDD 和 VDDA 的 3x2 跳线块 - 可选择 1.8 V、2.5 V、3.3 V 或外部电源 USB 电源和 GPIO 状态信号的 LED 状态指示灯

4 个 DIFF/8 SE 输出均可通过边缘安装高带宽 SMA 连接器接入

每个输出对都有板载交流耦合选项

输出端接选项可支持 LVCMOS、HCSL、LPHCSL、LVDS 和 LVPECL

3 、SiT6520EB 支持附件

SiT6520EB 评估板随附以下附件：

SiT6520EB EVB 用户手册

4 、连接器说明

表 1 列出了 SiT6520EB EVB 连接器。

表 1. SiT6520EB 连接器

5 、跳线默认位置列表 

表 2 列出了 EVB 上跳线的默认位置。

表 2. 跳线默认位置列表

6、 从 FTDI 到 SiT9121x 和 SiT9128x 的默认电阻连接 

表 3 列出了从 FTDI 到 EVB 上 SiT9512x 设备的默认电阻连接。

表 3. 从 FTDI 到 SiT6520EB 上 DUT 的默认电阻器连接

7 、状态 LED 

表 4 列出了图 1 所示 SiT6520EB EVB 上的状态 LED。

表 4. SiT6520EB 状态 LED

*注：当存在相应电压时，所有 LED 都会亮起。

    图 1. 状态 LED 指示灯 

8、 SiT6520EB 电源 

SiT6520EB 上的被测器件 (DUT) 模拟电源电压 (VDDIN) 和 DUT 输出电源电压 (VDDOx) 默认配置为 3.3 V，而 DUT PLLs 电源电压 (VDD) 配置为 1.8 V。有关 VDDA/VDD 和 VDDOx 引脚上电源电压的配置，请参阅 SiT9121x 和 SiT9128x 数据表，有关板载配置选项，请参阅表 5：

表 5. SiT6520EB 电源配置

                                              图 2. VDDIN/VDDOx 电源调节器 

注：要更改 VDDIN (J9) 和 VDDOx 电源，请将相应的跳线连接至以下设置： 

1. 3.3 V - 将 3 针跳线从 1 连接到 2。

2. 2.5 V - 将 3 针跳线从 2 连接到 3。

3. 1.8 V - 移除跳线。

如图 3 所示，在旁路所有电源的板载稳压器后，可连接外部电源。

                                             图 3. 外部电源连接

PLL 的供电电路如图 4 所示。

                                                        图 4. PLL 电源调节器 

注：若要更改 VDD (J32) 电源，请将跳线连接至以下设置： 

1. 3.3 V - 将 3 针跳线从 2 连接到 3。

2. 2.5 V - 将 3 针跳线从 1 连接到 2。

3. 1.8 V - 移除跳线。

9、 I²C/SPI 模式连接 

10 引脚接头 J76（图 5）主要用于将 SiT6520EB 配置为 I²C 和 SPI 模式（I²C 模式为默认模式）。(I²C 模式为默认模式） 

对于 I²C 运行模式 

1. 将 SCLK_OUT 与 J76 中的 SCLK 短接。

2. 2. SDAIO_OUT 与 J76 中的 SDAIO 短路。

3. CSB_OUT 与 J76 中的 CSB 短路。

                                    图 5. 用于 PLL 的电源稳压器 

对于 SPI 运行模式 

1. SCLK_OUT 与 J76 中的 SCLK 短路。

2. SDAIO_OUT 与 J76 中的 SDAIO 短路。

3. CSB_OUT 与 J76 中的 CSB 短路。

4. 4. SDO_OUT 与 J76 中的 SDO 短路。

5. 应移除 JSCL1 跳线。

6. JVDD1 跳线应从（2 至 3）变为（1 至 2）。

7. J73 跳线应从（1 至 2）变为（2 至 3）。

10、时钟输出 

出厂时，20 个输出驱动器（10 个差分对）中的每一个都与各自的 SMA 连接器进行了交流耦合。这是默认配置。输出时钟终止电路如下图 6 所示。如果需要直流耦合，可以用零电阻器  代替相应的 0.1 µF 交流耦合电容器。图 6 显示了 10 个输出对之一的输出时钟终止电路。

                             图 6. 输出时钟终止电路 

10.1 输出差分终端 

通过更改输出端接电路，可支持 LVDS（默认配置）、LVPECL、HCSL 和 LPHCSL 差分信号类型。

10.1.1 LVDS、CML 

电路板出厂时支持 LVDS、CML 默认差分。信号使用 0.1 µF 陶瓷电容进行交流耦合，而不是使用相应的串联电阻 RSExx（参见表 6），后者未填充。

表 6. 输出端口 RSExx 电阻器

表 7 所示的输出终端电阻器未填充。

表 7. 输出端口未填充电阻器

10.1.2 LVPECL 

对于 LVPECL 输出配置，应使用 0.1 µF 陶瓷电容代替相应的串联电阻 RSExx（参见表 6）。表 8 列出了取决于输出驱动器 VDD 电平的终端电阻值。

表 8. LVPECL 输出端口终端电阻器

此外，确保跳线 JSCLxx 已按表 9 填好，以便与 GND 相连。

表 9. 连接至接地的输出端口跳线

10.1.3 HCSL 

对于 HCSL 输出配置，每个输出端口应使用串联电阻器 RSExx（参见表 6）。每个输出端口应使用 33 。请注意，在接收器侧，每对通道应通过 50  至 GND 端接。

11 、快速启动 

确认跳线已按表 2 所示安装。

将 USB 电缆从 SiT6520EB 的 J3 连接到 PC。

默认输出驱动器配置为 LVDS，输出驱动器电源配置为 3.3 V。

EVB 上的默认 VDD 电源配置为 1.8 V，默认 VDDIN 电源配置为 3.3 V。

EVB 上的 FTDI 芯片默认配置为 I2C 通信协议。

EVB 默认配置如图 7 所示。

                                       图 7. SiT6520EB 启动器连接图 

单 USB 电源操作的一般准则如下： 

• 使用 USB 3.0 或 USB 2.0 端口。这些端口的 +5V 电压分别为 900 mA 和 500 mA。

• 如果使用的是 USB 2.0 端口，且电流受限，则应关闭足够的 DUT 输出稳压器，使 DUT 总电流降至 470 mA 以下。注：USB 2.0 端口的电流可能大于 500 mA。只要标称 +5V 下降小于 10%，EVB 仍可工作

  
  

  
  

附录 A：EVB 原理图 

EVB 顶层图

图 A1. SiT6520EB 顶层图

电源

                                      图 A2. SiT6520EB 电源图

VDDA 电源

图 A3. SiT6520EB VDDA

VDD 电源

图 A4. SiT6520EB VDD 电源图

VDD0O 电源

图 A5. SiT6520EB VDD0O 电源图

VDD1O 电源

图 A6. SiT6520EB VDD1O 电源图

VDD2O 电源

图 A7. SiT6520EB VDD2O 电源图

VDD3O 电源

图 A8. SiT6520EB VDD3O 电源图

FTDI 电源

图 A9. SiT6520EB FTDI 电源图

输出时钟

图 A10. SiT6520EB 输出时钟图

状态指示灯 - 2

图 A11. SiT6520EB 状态 LED - 2

Chorus SiT912xx DUT

图 A12. QFN Chorus SiT912xx DUT 图

FTDI

图 A13. SiT6520EB FTDI 图表

附录 B：EVB 俯视图

                                                        图 B1. SiT6520EB 俯视图