SiT6503EB 评估板支持SiT95141、SiT95143、SiT95145 和 SiT95148振荡器|SiTime硅晶振样品中心商城

技术资源与支持技术社区产品评估板

SiT6503EB 评估板支持SiT95141、SiT95143、SiT95145 和 SiT95148振荡器

2024-10-19 20:23:15700

SiT6503EB 评估板 (EVB) 设计用于评估以下可编程时钟发生器、抖动消除器和网络同步器： SiT95141、SiT95143、SiT95145 和 SiT95148。

1、简介

SiT6503EB 评估板 (EVB) 设计用于评估以下可编程时钟发生器、抖动消除器和网络同步器。

SiT95141
SiT95143
SiT95145
SiT95148

2 、SiT6503EB 特性

支持 SiT95141、SiT95143、SiT95145 和 SiT95148
由 USB 端口或外部电源供电
用于 11 个输出的可编程 VDDO 电源，可从 3.3、2.5 或 1.8 V 电压中选择
用于显示 SiT6503EB 电源状态信号的 LED 状态指示灯
可通过边缘安装高带宽 SMA 连接器访问 11 个输出中的每个输出
4 对边缘安装 SMA 连接器，用于为外部差分或单端时钟输入供电
通过标准 I2C 或 SPI 接口和 Windows 托管的 Time Master for Clocks GUI，支持设备的全面灵活配置

3、 SiT6503EB 支持资料

SiT6503EB 评估板随附以下附件
SiT6503EB EVB 硬件用户手册
TimeMaster GUI 自安装可执行文件
TimeMaster GUI 用户手册

4、连接器说明

表 1 列出 SiT6503EB EVB 连接器。

表 1. SiT6503EB 连接器

5、测试点说明

表 2 介绍了 EVB 上的所有测试点 (TP)。

表 2. SiR6503EB 测试点描述

6 、跳线默认位置表

表 3 列出了 EVB 上跳线的默认位置。

表 3. 跳线默认位置列表

7、从 FTDI 到 SiT95148 的默认电阻器连接

表 4 列出了从 FTDI 到 EVB 上 SiT95148 器件的默认电阻器连接。

表 4. 从 FTDI 到 SiT6503EB 上 DUT 的默认电阻器连接

8、状态 LED

表 5 列出了图 1 所示 SiT6503EB EVB 上的状态 LED。

表 5. SiT6503EB 状态 LED

*注：当存在相应电压时，所有 LED 都会亮起。

图 1. 状态 LED 指示灯

9、 SiT6503EB 电源

SiT6503EB 上的被测器件 (DUT) 模拟供电电压 (VDDIN) 和 DUT 输出供电电压 (VDDOx) 默认配置为 3.3 V，而 DUT PLL 的供电电压 VDD 电源配置为 1.8 V。有关 VDDIN/VDD 和 VDDOx 引脚电源电压的配置，请参阅 SiT95148 数据手册，有关 SiT95148 板载配置选项，请参阅表 6：

表 6. SiT6503EB 电源配置

图 2. VDDIN/VDDOx 电源调节器

注：要更改 VDDIN (J9) 和 VDDOx 电源，请将相应的跳线连接至以下设置：

1) 3.3 V - 将 3 针跳线从 1 连接到 2。

2) 2.5 V - 将 3 针跳线从 2 连接到 3。

3) 1.8 V - 移除跳线。

如图 3 所示，在旁路所有电源的板载稳压器后，可连接外部电源。

图 3 外部电源连接外部电源连接

提供 PLL 的电源电路如图 4 所示

图 4. PLL 电源稳压器

注：要更改 VDD (J32) 电源，请将跳线连接到以下设置：

1) 3.3V - 将 3 针跳线从 2 连接到 3。

2) 2.5V - 将 3 针跳线从 1 连接到 2。

3) 1.8V - 移除跳线。

10、 ‌‌I²C/SPI 模式连接

10 引脚接头 J76（图 5）主要用于将 SiT6503EB 配置为 ‌‌I²C 和 SPI 模式（默认为 I²C 模式）。

对于 ‌‌I²C 工作模式

1) SCLK_OUT 与 J76 中的 SCLK 短路。

2) SDAIO_OUT 与 J76 中的 SDAIO 短路。

3) CSB_OUT 与 J76 中的 CSB 短路。

图 5. 用于 PLL 的电源稳压器

对于 SPI 运行模式：

1) SCLK_OUT 与 J76 中的 SCLK 短路。

2) SDAIO_OUT 与 J76 中的 SDAIO 短路。

3) CSB_OUT 与 J76 中的 CSB 短路。

4) SDO_OUT 与 J76 中的 SDO 短路。

5) 应移除 JSCL1 跳线。

6) JVDD1 跳线应从（2 至 3）变为（1 至 2）。

7) J73 跳线应从（1 至 2）变为（2 至 3）。

11、时钟输入

SiT6503EB 有 8 个输入端（4 对差分），带 SMA 连接器（IN0_P、IN0_N、IN1_P、IN1_N、IN2_P、IN2_N、IN3_P、IN3_N），用于接收外部时钟信号。如下图 6 所示，所有输入时钟均采用交流耦合和 50 Ω 端接。这表示四个差分输入时钟对。单端时钟可通过驱动差分对的 “P ”端而使 “N ”输入浮动来使用。图 6 显示了 4 对时钟中其中一对的输入时钟终止电路。