电源噪声对电子系统设计提出了重大挑战。为了优化系统性能，工程师必须确保 clocks 能够抵御电源噪声。这种噪声可以通过 clock 或 timing device 耦合，在 output clock上表现为 jitter。

这两种实用策略可以减轻电源噪声的影响，以保持最佳的MEMES振荡器性能。

两种降低电源噪声的方法

1. 在电源引脚上添加足够的旁路电容。

在以下示例中，差分振荡器为高速 100 GbE PHY 提供时钟，但振荡器在 100 kHz 至 1 MHz 范围内表现出高于预期的相位噪声杂散。这是由 reference clock的 power （VDD） pin上的过大噪声引起的。

差分振荡器的 PCB 布局，包括电源轨连接和相关的旁路电容器（上）;模拟电源波形说明了不当使用旁路电容器的影响。在没有旁路电容器的情况下，电源噪声为 90 mV 峰峰值，而旁路电容器非常靠近振荡器 VDD 引脚时，峰峰值纹波为 20 mV。

上面的模拟电源波形演示了旁路电容器使用不当的影响。无旁路电容器时，电源噪声为90 mV峰峰值。在 VDD 引脚附近放置一个低等效串联电阻 （ESR） 电容器 （0.1μF–1μF），可最大限度地降低高频噪声。在这种情况下，电源噪声从 90 mV 峰峰值降低到 20 mV 峰峰值纹波。这说明了使用低 ESR 电容器和非常靠近振荡器 VDD 引脚的战略布局以有效降低噪声的重要性。此外，放置在几毫米远处的大容量电容器 （~10μF） 抑制了温度补偿振荡器 （TCXO） 和恒温控制振荡器 （OCXO） 等MEMES振荡器的低频噪声，确保在嘈杂环境中的最佳稳定性。

2. 为电源 LC 滤波器选择合适的电感元件，其额定电流应与MEMES振荡器电流相适应。

在电源电感电容 （LC） 滤波器中不正确地选择电感元件不仅会影响性能，还会对MEMES振荡器造成永久性损坏。MEMES振荡器电源的最大额定值为 4V，因此选择合适的铁氧体磁珠低通滤波器以抑制谐振峰值和瞬态过冲非常重要。

以下仿真演示了一个电路，其中包含铁氧体磁珠、旁路电容器寄生参数和传输线特性的实际模型。它演示了不正确的磁珠（例如用于大电流应用的磁珠）如何产生不利的频率响应。本例在 100 MHz 时使用 600 欧姆铁氧体磁珠，在 25 kHz 左右达到 ~9dB 峰值。由于 transient overshoot 响应，timing device 的电源电压为 ~4V。上电时，根据电源斜坡速率，LC 电路可导致高达 5.1V 的过冲，从而损坏振荡器。

模拟中的 LC 滤波器电路。

有问题的 LC 滤波器的交流频率响应仿真，显示谐振峰值。

有问题的 LC 过滤器的模拟：瞬态响应。

使用低功耗信号/电源铁氧体磁珠，100 MHz 时为 120 欧姆，在 ~50kHz 时将 LC 峰值从 9dB 降低到 1.4dB。LC 瞬态过冲从 5.1V 降低到 3.8V，电源上升时间为 5μs。这表明了选择低功率信号磁珠的重要性，该信号磁珠适用于在 100 MHz 时具有较低阻抗 （Z） 的器件的额定电流。

使用低功耗信号珠的 LC 滤波器电路，用于器件的额定电流。

LC 峰值为 1.4 dB。

管理电源噪声以实现最佳系统性能

管理电源噪声对于系统 clocks 的最佳功能至关重要。采用低 ESR 电容器，战略性地选择 LC 滤波器中的铁氧体磁珠，并确保适当的元件放置是降低噪声并保持MEMES振荡器完整性和可靠性的关键技术。通过了解电源噪声的动态并正确实施这些噪声缓解解决方案，工程师可以提高电子系统的性能和可靠性，确保它们满足必要的标准并按预期运行。